======1967ВН034, 32-разрядный высокопроизводительный процессор цифровой обработки сигналов======

1. В таблице коэффициентов (синуса и косинуса), состоящей из 65536 отсчетов это целый период? \\

//Ответ: 65536 отсчетов – это целый период//
----
2. Какова производительность процессора?

//Ответ: Процессор может исполнять 4 инструкции за такт. Умножив на частоту 4*200 MHz=800 MIPS. Также, пиковая производительность процессора 12 операций с ПЗ одинарной точности за такт. Умножая на частоту 12*200 MHz=2.4 GFLOPS.//
----
3. IBIS-модель
На сайте есть модель для 1967ВН044. Можно использовать для 1967ВН034, но с добавлением (errata), что модели не корректны в части портов связи.
----
4. Выбор режим тактирования при включении процессора.

Режим тактирования определяется логическим уровнем, подаваемым на вывод PC[30] (бит L1_BCMPO). Если бит L1_BCMPO равен 1, в качестве опорной частоты используется внешний вход XTI, если значение бита L1_BCMPO равно 0, в качестве опорной частоты используется встроенный внутренний осциллятор.
----
5. Какова частота работы процессора?

230МГц.
----
6. Что означает фраза о том, что "процессор 1967НВ044 совместим со средой разработки VisualDSP и эмулятором ADZS-USB-ICE (совместимость с ADZS-HPUSB-ICE не гарантирована)."

Программатор и среды не могут подключится к плате. После нескольких попыток/перезапуска среды/перезагрузки платы/перезагрузки программатора это может произойти. А может и не произойти. Периодически подключения происходили.
Это объясняется тем, что для устойчивой работы процессора с отладчиком требуется, чтобы частота по JTAG была минимум в два раза меньше, чем частота SOC-шины процессора(SCLK), которая равна половине частоты ядра процессора. Поэтому, если имеем 20 МГц на JTAG, то на ядре должна быть частота 80 МГц (Процессор стартует с внешней частоты. Как правило, это 25, или 50, или 80 МГц). Но зачастую и этого соотношения бывает недостаточно, нужно, чтобы частота JTAG была еще меньше.
----
7. Как на отладочной плате реализовано подключение и взаимодействие процессора с АЦП 5101НВ015.

На плате 5101НВ015 подключен к  link контроллеру 1967ВН044, где мастером CLK является ADC. В  1967ВН044 есть цифровой смеситель, который позволяет несущую сигнала убрать в ноль, оставив base band.
Также в 1967ВН044 есть аппаратный кодировщик отсчетов, тк они с 5101НВ015 идут в спец. формате.
Есть примеры работы 1967ВН044(034) с АЦП. 
----
8. Какова адресация регистров в 1967ВН044?

В 1967ВН044 словная(32-бита) адресация регистров.
----
9. Менялся ли ID-процессора 1967ВН044? При попытке подключения программатора к процессору 1967ВН044 выдается сообщение о не поддерживаемом дескрипторе процессора.

Тот JTAG ID процессора 1967ВН044, который виден среде разработки, не менялся. Да и не мог меняться, поскольку у ВН044 есть только одна ревизия. Проблема при подключении может быть связана с внутренней пересинхронизацией триггеров. Для корректной работы нужно, чтобы частота JTAG была меньше частоты работы ядра в два или более раз. Если эта проблема возникает при начальном старте, то есть, когда процессор работает от osci, то можно попробовать увеличить эту частоту.
----