В спецификации на странице 130 приведена диаграмма чтения памяти. На ней приведено время tdacc, но нигде не указано его значение. Через какое время после спада nOE, на шине данных должны появиться данные?

Данные контроллером внешней системной шины фиксируются по фронту сигнала nOE, то есть в момент появления фронта nOE данные уже должны быть установлены. Фронт nOE в зависимости от настроек внешней системной шины. Фронт может генерироваться либо в момент 3/4 цикла чтения (3/4 tcycle), либо настраивается индивидуально для областей памяти (таблица 128, разделы "Описание регистров блока контроллера внешней системной шины", регистры RAM_Cycles1, RAM_Cycles2, …). В случае настроек с помощью регистров RAM_CyclesX (возможно со 2-ой ревизии контроллера) транзакция состоит из 3-х фаз: WS_SETUP, WS_ACTIVE, WS_HOLD, длительность каждой из которых задается в тактах ядра контроллера.

Время фиксации данных при работе по внешней шине. Рисунок 29.

Исходя из диаграммы будем считать что данные на шине - это данные уже на выводе нашей микросхемы, время прохождения данных по плате от внешнего устройства считать не будем, так как оно может быть разное. С вывода микросхемы данные проходят площадку ввода/вывода за время порядка ~40-50 нс во всех диапазонах температур и переключениях фронта из 1→0 и 0→1. Далее по кристаллу путь данных занимает ~16 нс. Момент прихода данных может попасть на начало тактового сигнала, а может на конец. В любом случае данные фиксируются в пределах одного такта частоты ядра микроконтроллера.

Следовательно полное время Tsu = 50 нс + 16 нс + 1 такт частоты ядра = 66 нс + 1 такт частоты ядра.

При максимальной частоте ядра 144 МГц Tsu=66 нс + 7 нс = 73 нс. Можно взять ещё 20 % запаса на разные рода нестабильности – 15 нс Итого при частоте ядра 144 МГц Tsu ~ 90 нс.

При минимальной разумной частоте ядра 8 МГц Tsu=66 нс + 125 нс = 191 нс. Ещё 20 % запаса на разные рода нестабильности – 38 нс Итого при частоте ядра 8 МГц Tsu ~ 229 нс.

Далее можно рассчитать самостоятельно. Точного времени на все случаи указать нельзя. Так как будет слишком большой запас при высокой частоте ядра.

Запись по внешней шине.

У самого контроллера внешней шины ограничения задаются лишь в тактах WS_SETUP, WS_ACTIVE и WS_HOLD. Но есть еще программный код. В зависимости от настроек компилятора и требуемой задачи, частота обращения к контроллеру внешней шины со стороны ядра тоже будет разная (различное количество команд). Посмотрите, как пример, данную ветку форума - http://forum.milandr.ru/viewtopic.php?f=22&t=3405 Временные параметры необходимо подбирать при конкретной реализации в плате с подключенным устройством, опираясь на качество получаемых сигналов и подтверждения того, что приемник уверенно их признает. Выходной драйвер площадки переключается со входа на выход для ревизии 6 за время 20 нс. Время прохождения данных до площадки по кристаллу -7 нс. Итого, данные выйду на выход за ~ 27 -30 нс. Остальное зависит от платы и внешнего устройства, как быстро оно способно записать данные и какая длительность сигнала записи ему требуется. Соответственно, если частота 128 МГЦ период ~8 нс, то за один так этой частоты запись не произвести, так как данные (и сам сигнал записи WE) просто не успеют выйти из микросхемы.

Временные характеристики, приведенные выше, действительны только для 6 ревизии микроконтроллеров. В ревизиях младше шестой время переключения на выход плавает и может достигать очень больших значений.