• TNS - total negative slack
• slack - допуск на временные параметры
• dangling logic - висящая, не использующаяся логика
• Tsu - setup time, время предустановки данных перед фронтом CLK
• Th - hold time, время удержания данных после фронта CLK
• Tco - time clock_out, время появления данных на выходе триггера после входного фронта CLK
• Tpd - propagate delay, время распространения

Для получения файла для прошивки в микросхему памяти, с которой загружается FPGA при включении питания, надо сделать то, что указано на картинке:

Для прошивки в окне программирования надо

• кликнуть AddFile и выбрать получившийся jic файл
• поставить галочки в столбце Program/Configure
• убрать все лишние строчки которых нет на картинке

Программатор зальет "Factory default enhanced SFL image" в FPGA, через нее прошьет jic файл в микросхему памяти. После прошивки необходимо передернуть питание, чтобы FPGA прогрузиласть свежей прошивкой.